¿Por qué?
Intel planea aumentar la densidad del empaque en más de 10 veces, aumentando la escala lógica en un 30-50%. La compañía también quiere alejarse de los transistores de silicio clásicos.
Como parte de la IEEE International Electron Devices Meeting 2021, Intel habló sobre sus logros y esbozó planes para el futuro.
En los planes:
Incrementar 10 veces la densidad de interconexiones en empaques; Reducir el área de circuitos lógicos en un 30-50%; Mejorar las tecnologías de potencia y memoria; Introducir nuevas ideas en el campo de la física.
Intel confía en que se respetará la Ley de Moore en el futuro.
La Ley de Moore refleja los avances tecnológicos en cada generación de todo tipo de dispositivos, desde PC hasta teléfonos inteligentes. La evolución no se puede detener, continúa constantemente tanto en el mundo de los seres vivos como en el mundo de las computadoras y la IA.
El Grupo de Investigación de Componentes Intel se dedica a brindar soluciones en 3 áreas clave:
Tecnologías de escalado para aumentar la densidad de transistores; Nuevas oportunidades para que los semiconductores de silicio aumenten la potencia; Explorar nuevos conceptos para mejorar los procesos computacionales.
¿Qué logros del Grupo de Investigación de Componentes cabe mencionar?
Tecnología de silicio tensado; Puertas metálicas Hi-K; FinFET, RibbonFET; Innovación de embalaje, EMIB y Foveros Direct.
¿Cómo se puede aumentar la densidad de interconexión en más de 10 veces cuando se empaqueta con un paquete híbrido? Con tecnología Foveros Direct para lograr un espacio de contacto de menos de 10 micrones.
Compartir enlace
Califique con 5 estrellas al final del artículo si le gusta este tema. Suscríbase a nosotros Telegram, VKontakte, Instagram, Facebook, Twitter, YouTube.
Cargando…
