Un diagrama de bloques filtrado, que detalla el Socket AM5 de AMD, sugiere que la plataforma de próxima generación para Team Red puede no subirse al tren de la interfaz PCIe 5.0, que se espera que haga su debut a finales de este año con el lanzamiento de la 12a generación de Intel. CPU Alder Lake-S.
Según el diagrama, AM5, cuyo nombre en código es “Raphael”, aún conservará el uso de PCIe 4.0, pero en el lado positivo, el chipset será la primera plataforma AMD en adoptar el estándar de memoria DDR5 de doble canal. Un análisis más detallado del diagrama también muestra que las CPU AM5 serán capaces de generar hasta 28 carriles PCIe 4.0, 16 de los cuales se espera que se asignen a gráficos discretos, cuatro para ranuras NVMe M.2 conectadas a la CPU, cuatro carriles para un Controlador USB 4 y el resto al bus del conjunto de chips.
Un punto importante a tener en cuenta es que, si bien el diagrama menciona la adopción de DDR5, no especifica la velocidad máxima admitida de la memoria.
La revelación también es un poco sorprendente, especialmente cuando se considera la propensión de AMD a ser el primer adoptador y el que encabeza el proceso de adopción de la última interfaz, al mismo tiempo que cambió gradualmente el equilibrio de poder de Intel, primero con su Ryzen. alineación, seguida de su adopción de la interfaz PCIe 4.0 actual.
¿En cuanto a dónde obtuvo TPU el diagrama? Según su breve informe, el sitio de tecnología aparentemente obtuvo los datos de documentos confidenciales de Gigabyte que fueron mal habidos por el grupo de piratas informáticos RansomExx. Por lo que parece, se produjo una repercusión entre las dos partes, lo que llevó a los actores de la amenaza a filtrar varios gigabytes de datos a través de su propio sitio.
(Fuente: TPU, Videocardz)
