In een geïmproviseerde persconferentie voorafgaand aan IDF vandaag, onthulde Intel een schat aan nieuwe informatie over zijn productroadmap-inspanningen, aankomende multi-coreprocessors en de bijbehorende platforms. De discussie, voorgezeten door Intel’s Digital Enterprise Group Senior Vice President Pat Gelsinger, ging zelfs over aanvullende details over de toekomst van het bedrijf in de discrete GPU-ruimte, met de codenaam Larrabee.
Pat begon snel aan wat waarschijnlijk Intel’s meest ambitieuze ontwerpinspanning tot nu toe was, die in de tweede helft van 2008 vruchten zal afwerpen, de nieuwe zes-core doordrenkte Dunnington werkstation/server-processor.
Intel Dunnington CPU-architectuur
Zes cores en 16 MB L3-cache
Enkele van de interessantere punten van Dunnington waren dat Intel een gedeelde L2/L3-cache-architectuur opnieuw heeft ontworpen en dat Dunnington inderdaad socket-compatibel zal zijn met zijn huidige Caneland-platform. We zouden echter verwachten dat echte directe compatibiliteit alleen wordt gegarandeerd door fabrikanten van moederborden met capabele stroomcircuits en up-to-date BIOS-microcode. Pat benadrukte ook dat Dunnington, hoewel het bestaat uit zo’n 1,9 miljard transistors en 16 MB L3-cache, Intel’s huidige energie-efficiënte kenmerken van zijn geavanceerde 45nm Hi-K-procestechnologie zal behouden. In een recente SPECpower-energie-efficiëntietest van derden werd naar meerdere systemen verwezen, wat het huidige leiderschap van Intel aantoont met de Xeon 5400- en 5300-serie producten in de top tien van slots die momenteel in de branche aanwezig zijn.
Vervolgens stapte Gelsinger op de plaat met Intel’s grote belangrijkste wapen, de aanstaande Nehalem quad-coreprocessor van het bedrijf. Nehalem is gepland om Intel’s eerste mainstream desktopproduct te zijn met een direct-connect seriële interface, genaamd QPI of QuickPath Interconnect, een monumentale upgrade van de nu sterk verouderde Front Side Bus-architectuur.
Nehalem’s core CPU-architectuur
4 cores, QuickPath Interconnect, geïntegreerde geheugencontroller, acht threads
Gemakkelijk een van de meest interessante en besproken aspecten van Nehalem, Intel’s nieuwe QuickPath-interconnect, zal transacties met hoge snelheid en lage latentie in en uit de chip bieden. Een van de manieren waarop Intel de FSB-latentie en busresponstijden kon verminderen, was met grotere hoeveelheden L2-cache, wat meer on-chip geheugenbronnen bood en dus minder verzoeken via de FSB en naar het systeemgeheugen vereiste. Nehalem heeft echter slechts 256K L2-cache per core en 8 MB L3-cache per chip. Ter vergelijking: AMD’s toekomstige 45nm quad-core Phenoms zullen 512K L2-cache per core hebben en in totaal 6 MB L3. Intel kent duidelijk zijn architectuur het beste, maar het is duidelijk dat deze cache-architectuur er een beetje spartaans uitziet in vergelijking met eerdere Intel-architecturen, hoewel toegegeven exorbitante hoeveelheden on-chip cache niet langer een vereiste zouden moeten zijn met de nieuwe QPI-interface ter beschikking van Nehalem.
Intel Tylersburg-platform met DDR3, QPI en Gen2 PCI Express
En laten we natuurlijk de nu volledig geïntegreerde tri-channel DDR3-geheugencontroller niet vergeten die Nehalem naar het platform zal brengen. Met ondersteuning voor drie DIMM’s per kanaal kunnen de totale systeemgeheugendichtheden worden geschaald tot in totaal 18 GB RAM. Dat zou Vista goed genoeg moeten draaien, denken we. De echte sleutel voor prestatieverbeteringen en high-end werkstationtypes is echter de algehele lagere latentie en hogere beschikbare bandbreedte (tot ~32 GB/sec) met Nehalem’s geïntegreerde geheugencontroller. We kunnen niet wachten om dit in actie te zien. Samen met QPI zou de chip op veel gebieden ultra-lage latentiefuncties moeten hebben. Bovendien zal de Nehalem-architectuur twee-, vier- en octale kernontwerpen bieden met deze eenvoudig configureerbare seriële verbindingen.
Afsluitend op de Nehalem-processor zelf, merkte Gelsinger op dat Nehalem ook aanzienlijk verbeterde multi-threading-prestaties zal leveren, met tot 33% verbetering in beschikbare gelijktijdige microbewerkingen, efficiënter cachebeheer en betere vertakkingsvoorspelling. een vertakkingsvoorspeller van het tweede niveau. Ten slotte wees Gelsinger erop dat hoewel Nehalem geen functies aan boord heeft die formeel bekend staan als Hyperthreading, het erop wees dat de per-core multi-threading-prestaties aanzienlijk zullen worden verbeterd ten opzichte van de Pentium 4 Netburst-architectuur.
Intel merkte op dat ze verwachten dat Nehalem ergens in het vierde kwartaal van 2008 zal verschijnen en dat hun volgende generatie Westmere- en Sandy Bridge-processors, gebaseerd op 32nm-matrijsgeometrieën, in 2009-2010 zullen worden geïntroduceerd. Daarnaast zal Intel samen met Sandy een nieuwe set instructies introduceren. Bridge, met de naam “AVX” voor geavanceerde vectorextensies, die tot doel heeft SSE te versterken met 256-bits vectorextensies voor snellere drijvende-kommaberekeningen. Vervolgens verlegde Pat nieuwe grenzen in wat Intel ‘visual computing’ noemt of wat de rest van de wereld nu 3D-graphics noemt. Meer hierover hieronder…
