Waarom?
Intel is van plan de verpakkingsdichtheid met meer dan 10 keer te verhogen, waardoor de logische schaal met 30-50% wordt vergroot. Het bedrijf wil ook afstappen van klassieke siliciumtransistors.
Als onderdeel van de IEEE International Electron Devices Meeting 2021 besprak Intel haar prestaties en schetste plannen voor de toekomst.
Op de plannen:
Verhoog 10 keer de dichtheid van onderlinge verbindingen in pakketten; Verminder het gebied van logische circuits met 30-50%; Verbetering van energie- en geheugentechnologieën; Introduceer nieuwe ideeën op het gebied van natuurkunde.
Intel is ervan overtuigd dat de wet van Moore in de toekomst zal worden gerespecteerd.
De wet van Moore weerspiegelt de technologische vooruitgang in elke generatie van allerlei soorten apparaten, van pc’s tot smartphones. Evolutie is niet te stoppen, het gaat constant door, zowel in de wereld van levende wezens als in de wereld van computers en AI.
De Intel Components Research Group is toegewijd aan het leveren van oplossingen op 3 belangrijke gebieden:
Schaaltechnologieën om de transistordichtheid te verhogen; Nieuwe kansen voor siliciumhalfgeleiders om het vermogen te vergroten; Verken nieuwe concepten om computationele processen te verbeteren.
Welke realisaties van de Onderzoeksgroep Componenten zijn het vermelden waard?
Gespannen siliciumtechnologie; Hi-K metalen deuren; FinFET, RibbonFET; Verpakkingsinnovatie, EMIB en Foveros Direct.
Hoe kan de interconnect-dichtheid met meer dan 10 keer worden verhoogd wanneer verpakt met een hybride pakket? Met Foveros Direct-technologie om een contactopening van minder dan 10 micron te bereiken.
deel link
Beoordeel 5 sterren aan het einde van het artikel als je van dit thema houdt. Abonneer u op ons Telegram, VKontakte, Instagram, Facebook, Twitter, YouTube.
Opladen…
