En los últimos meses, se han ido filtrando una serie de detalles sobre las tarjetas gráficas de la serie Radeon 300 de próxima generación de AMD, a pesar de que las tarjetas no se lanzarán durante bastante tiempo. Si bien los detalles oficiales de las GPU reales que se usarán para alimentar las tarjetas aún son escasos (aunque abundan los rumores), AMD ha revelado públicamente detalles sobre la revolucionaria interfaz de memoria de alto ancho de banda (HBM) que se usará en algunos productos de la serie Radeon 300 y APU potencialmente futuras también.
La memoria de gran ancho de banda está diseñada para abordar una serie de limitaciones de las implementaciones actuales de memoria GDDR5. Con muchas de las tarjetas gráficas actuales, se necesita una cantidad relativamente grande de chips GDDR5 para ofrecer suficiente capacidad y ancho de banda. La necesidad de utilizar una cantidad relativamente grande de chips significa que la memoria y sus reguladores de voltaje asociados consumen una cantidad significativa de espacio de PCB. Además, el enrutamiento de los rastros necesarios para una amplia interfaz de memoria en una tarjeta gráfica de gama alta aumenta significativamente la complejidad del diseño. Los requisitos de energía para una interfaz fuera del chip suelen ser también más altos que los de una solución integrada.
Históricamente, las funciones de reducción e integración en la misma pieza de silicio se han utilizado para abordar algunos de estos problemas. Sin embargo, la integración en el chip no es ideal para DRAM porque no es rentable ni en tamaño cuando se utiliza un proceso de fabricación con lógica optimizada, como los empleados para la fabricación de GPU, CPU o SoC.
En un esfuerzo por aumentar el ancho de banda, reducir los requisitos de energía y bienes raíces, y acercar la DRAM lo más cerca posible a la matriz lógica (es decir, la GPU), AMD se asoció con varias empresas para ayudar a definir una nueva especificación y diseñar nuevas tipo de chip de memoria con bajo consumo de energía y un ancho de bus ultra ancho. AMD trabajó con Hynix para desarrollar originalmente el estándar y la memoria HBM, que finalmente fue adoptada por JEDEC (número de documento JESD235) en octubre de 2013. AMD también trabajó para desarrollar un componente clave de la tecnología, llamado intercalador, junto con ASE, Amkor, y UMC. El intercalador permite acercar la DRAM a la GPU y simplifica la comunicación y la sincronización, incluso en anchos de bus muy amplios.
Los chips DRAM de HBM se apilan verticalmente y se utilizan “vías de silicio directo” (TSV) y “μbumps” para conectar un chip DRAM al siguiente y luego a un dado lógico y, en última instancia, al intercalador. Los TSV y los μbumps también se utilizan para conectar el SoC / GPU al intercalador y todo el conjunto se conecta al mismo sustrato de paquete. El resultado final es un paquete único en el que residen la GPU / SoC y la memoria de alto ancho de banda.
Tener todo en un solo paquete tiene obvios beneficios inmobiliarios. 1 GB de memoria GDDR5 (compuesta por cuatro chips de 256 MB), requiere aproximadamente 672 mm2. HBM no solo es más pequeño que la memoria GDDR5 típica, sino que, debido a que está apilado verticalmente, ese mismo 1 GB solo requiere unos 35 mm2. Según AMD, se requieren 9900 mm2 de espacio en PCB para una GPU AMD Radeon R9 290X y su memoria asociada, mientras que 
La memoria de gran ancho de banda también se diferencia de GDDR5 en algunas otras formas. Por ejemplo, el ancho del bus en un chip HBM es de 1024 bits frente a 32 bits en un chip GDDR5. Como resultado, la memoria de gran ancho de banda puede, y probablemente deba, tener una frecuencia mucho menor. Sin embargo, incluso en relojes mucho más bajos, ese bus de memoria más amplio y el apilamiento vertical dan como resultado mucho más ancho de banda: más de 100 GB / s en HBM frente a 28 GB / s con GDDR5. HBM también requiere significativamente menos voltaje, lo que equivale a un menor consumo de energía. En total, HBM ofrece mucho más ancho de banda que el GDDR5 tradicional con aproximadamente un 50% menos de energía. Sin embargo, la implementación de HBM en al menos una futura GPU AMD utilizará un diseño de 4 canales y estará limitada a 4 GB de memoria.
En resumen, la memoria de alto ancho de banda ofrecerá un rendimiento mucho más allá de la GDDR5 (y DDR4) actual, con una mayor eficiencia energética, aproximadamente 3 veces el rendimiento por vatio de GDDR5 y en factores de forma mucho más pequeños. Queda por ver cuánto más rápido, más pequeño y más eficiente en el consumo de energía es HBM en una implementación de producto del mundo real, pero no pasará mucho tiempo antes de que podamos contarle todo al respecto. Todos los indicios apuntan a junio para el lanzamiento de la GPU de próxima generación de AMD, para aquellos interesados en más detalles, así que estad atentos.
